導(dǎo)語：如何才能寫好一篇數(shù)字電路設(shè)計(jì)，這就需要搜集整理更多的資料和文獻(xiàn)，歡迎閱讀由公務(wù)員之家整理的十篇范文，供你借鑒。

篇1

關(guān)鍵詞：數(shù)字電路；抗干擾技術(shù)；主要因素；主要方法

數(shù)字電路的開發(fā)過程中必定會接觸到各式各樣的干擾因素，其中主要是受到硬件干擾。因此，在解決方法上主要采用的是抑制干擾源，切斷干擾傳播路徑并提高敏感器件的抗干擾能力，使用軟件降低對數(shù)字電路的干擾，對數(shù)字電路進(jìn)行一定的補(bǔ)救，從而使得數(shù)字電路能夠正常運(yùn)行，推動數(shù)字電路設(shè)計(jì)技術(shù)的進(jìn)步。

1數(shù)字電路設(shè)計(jì)中形成干擾的主要因素分析

在數(shù)字電路設(shè)計(jì)中，形成干擾的主要因素有3個：干擾源、傳播路徑和敏感器件。干擾源是指在電路中確定會產(chǎn)生一定干擾的元件、設(shè)備或者是信號。在實(shí)際操作過程中，雷電、電機(jī)和繼電器等都可能成為干擾源，對電路形成巨大的干擾，并且在某些數(shù)字電路中是無法被去掉的。傳播路徑干擾是指在干擾源傳播到敏感器件的通路或者是媒介遭到一定的干擾。傳播路徑的干擾通常難以控制，干擾性會隨著傳播路徑的增加而有所增加。在實(shí)際操作過程中，空間的輻射、信號線等都會干擾傳播路徑。敏感器件是指某些容易擾的對象，包括單個設(shè)備或者分系統(tǒng)等，為了功能的需要，某些敏感器件的干擾是不可去除的。在實(shí)際操作過程中，主要指信號放大器、數(shù)字IC等。

2數(shù)字電路設(shè)計(jì)中抗干擾的主要方法分析

在數(shù)字電路設(shè)計(jì)中使用的抗干擾技術(shù)主要是抑制干擾源，切斷干擾傳播路徑并提高敏感器件的抗干擾能力等方法。同時(shí)，在某些硬件設(shè)施難以達(dá)到的時(shí)候采用軟件方法進(jìn)行數(shù)字電路防干擾，最大化地減少干擾項(xiàng)目對數(shù)字電路的干擾，保證數(shù)字電路在使用過程中的安全，確保數(shù)字電路的正常運(yùn)行。

2.1對干擾源進(jìn)行主動抑制

抑制干擾源是抗干擾技術(shù)的主要方針，通過盡可能地減小干擾源受到的干擾，實(shí)現(xiàn)抑制干擾的作用。對干擾源進(jìn)行主動抑制，主要是通過在干擾源兩端并聯(lián)電容和在干擾源回路串聯(lián)電感或電阻以及增加續(xù)流二極管。首先，為繼電器線圈增加續(xù)流二極管，通過增加續(xù)流二極管實(shí)現(xiàn)對干擾的消除作用。其次，為續(xù)電器接點(diǎn)兩端進(jìn)行火花抑制電路的連接，以減小電火花對電路的影響。第三，為電機(jī)增加濾波電路，盡量使用減小引線的長度，增加電機(jī)的防干擾能力。第四，為電路板上的IC均接上一個高頻電容，減小IC對電源的影響。同時(shí)，在布線過程中，同樣要遵從使用較短引線的原則，以改善使用情況。第五，在實(shí)際布線過程中，應(yīng)盡量采用直線布線，避免使用接近90度的折線。第六，為可控硅接上抑制電路，在防護(hù)可控硅的同時(shí)減小噪音干擾，對干擾源進(jìn)行控制。

2.2對干擾傳播路徑進(jìn)行選擇性切斷

傳播路徑型干擾主要分為傳導(dǎo)干擾和輻射干擾。傳導(dǎo)干擾就是指在數(shù)字電路中通過導(dǎo)線傳播到敏感器件時(shí)的干擾，主要辨別方式是通過導(dǎo)線。輻射干擾是指通過空間輻射傳播到敏感器件時(shí)的干擾，主要辨別方式是通過空間輻射。2種干擾方式不同，但是對數(shù)字電路的干擾影響效果都相對較大。對于傳播路徑干擾，主要采用切斷和隔離的方式進(jìn)行控制。首先，考慮到電源對單片機(jī)的影響。一方面，要使用效用比較良好的電源，能夠在很大程度上解決干擾問題。另一方面，可以給電源增加濾波電路，最大限度地減小電源的影響。其次，在單片機(jī)的選擇上要選取干擾較小的接口，并注意做好隔離。第三，晶振和單片機(jī)之間的距離要盡量減小，通過良好的布線減小傳播路徑的干擾。第四，要注重對電路板進(jìn)行合理的分區(qū)管理。在分區(qū)管理時(shí)應(yīng)該盡量將干擾源和敏感器件分隔并達(dá)到一定的距離，保證整個電路系統(tǒng)的穩(wěn)定。第五，將數(shù)字區(qū)和模擬區(qū)相隔離。在實(shí)際操作過程中，一定要注意使用地線將2個分區(qū)進(jìn)行隔離，減小干擾。第六，大功率器件要使用獨(dú)立地線。對于功率較大的地線通過單獨(dú)接地，減小干擾。第七，在關(guān)鍵的接口要使用類似磁珠和濾波電路等必要的抗干擾器件。

2.3充分提高敏感器件的抗干擾能力

除了對干擾源進(jìn)行主動抑制和對干擾傳播路徑進(jìn)行選擇性切斷，還要充分提高敏感器件的抗干擾能力，從敏感器件方面盡量減小敏感器件對整個數(shù)字電路的干擾。第一，在布線的時(shí)候要盡量避免大面積進(jìn)行回路環(huán)設(shè)計(jì)，通過縮短其面積來降低干擾。第二，在實(shí)際布線過程中，在電源線和地線的選取上以粗短為優(yōu)，盡量降低干擾。第三，單片機(jī)中閑置的接口要在不改變系統(tǒng)邏輯的前提下做好接地或接電處理，盡可能避免懸空造成的干擾。第四，要使用好監(jiān)控系統(tǒng)，保證單片機(jī)處于良好的工作狀態(tài)。第五，盡量選取低速的數(shù)字電路，但是要保證速度能夠滿足實(shí)際工作中的要求，確保實(shí)際工作的可行性。第六，IC器件應(yīng)該盡量直接進(jìn)行焊接工作，盡量避免選用某些連接插座，從而減少干擾，保障數(shù)字電路的實(shí)際可行性。

2.4使用軟件降低干擾

除了在硬件方面采取措施降低干擾，在抗干擾技術(shù)的使用上還要注重從軟件方面出發(fā)，比如利用數(shù)字濾波技術(shù)、輸入信號重復(fù)檢測技術(shù)、輸出端口數(shù)據(jù)刷新技術(shù)、軟件攔截技術(shù)以及“看門狗”技術(shù)來降低干擾。

數(shù)字濾波技術(shù)是指在軟件中對采集到的數(shù)據(jù)進(jìn)行電磁兼容消除干擾的處理。一般來說，除了在硬件中對信號采取抗干擾措施之外，還要在軟件中進(jìn)行數(shù)字濾波的處理，以進(jìn)一步消除附加在數(shù)據(jù)中的各式各樣的干擾，使采集到的數(shù)據(jù)能夠真實(shí)地反映現(xiàn)場的工藝實(shí)際情況。數(shù)字濾波技術(shù)相對來說算法靈活，效果良好。

輸入信號重復(fù)檢測技術(shù)是指在輸入信號過程中存在著輸入干擾而又難以使用硬件進(jìn)行抑制時(shí)，采用軟件重復(fù)檢測技術(shù)，從而最大限度地減少干擾。在重復(fù)檢測過程中，如果信號一直變化不定，在達(dá)到一定程度時(shí)，可以給出相應(yīng)的報(bào)警信號。輸出端口數(shù)據(jù)刷新技術(shù)也是采用重復(fù)輸出的方式降低數(shù)據(jù)干擾。通過數(shù)據(jù)的重復(fù)輸出，從而使得正確信息能夠在不斷傳輸中跳過干擾。

軟件攔截技術(shù)通過對程序運(yùn)行過程中的“亂飛”現(xiàn)象進(jìn)行攔截，使得程序擺脫軟件程序的“死循環(huán)”，最終使得運(yùn)行通過正常程序進(jìn)行，保證了程序的有效性和穩(wěn)定性。

“看門狗”技術(shù)是數(shù)字電路中的重要抗干擾技術(shù)。由于軟件攔截技術(shù)存在一定的局限性，對某些難以控制的程序“亂飛”現(xiàn)象無法正確地?cái)r截，程序也就難以擺脫“死循環(huán)”。而通過“看門狗”，能夠?qū)Τ绦蜻M(jìn)行良好的監(jiān)控。當(dāng)程序受到干擾發(fā)生混亂時(shí)，由于程序邏輯已經(jīng)受到了破壞，程序在混亂的情況下無法對“看門狗”進(jìn)行設(shè)置，進(jìn)而導(dǎo)致看門狗定時(shí)溢出，導(dǎo)致系統(tǒng)重新運(yùn)行，擺脫癱瘓狀態(tài)，保持良好的系統(tǒng)運(yùn)行。

篇2

關(guān)鍵詞：計(jì)算機(jī)高速數(shù)字電路技術(shù) 阻抗信號 設(shè)計(jì)技術(shù)

中圖分類號：TN79 文獻(xiàn)標(biāo)識碼：A 文章編號：1007-9416（2015）11-0000-00

計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)技術(shù)的概念：高速數(shù)字電路就是高速變化信號在電路中所產(chǎn)生的電感、電熔等模擬特性的電路，計(jì)算機(jī)高速數(shù)字電路應(yīng)用了先進(jìn)的電子技術(shù)，而且是應(yīng)用了先進(jìn)的計(jì)算機(jī)技術(shù)，要促使計(jì)算機(jī)達(dá)到高速數(shù)字電路系統(tǒng)的運(yùn)行處于平衡的理想狀態(tài)，就要對相關(guān)所以的電路參數(shù)經(jīng)行不斷調(diào)整及優(yōu)化。需要特別注意的是，在相關(guān)技術(shù)的設(shè)計(jì)過程中，要緊密的注意電路各元器件之間的搭配要合理，要正確，這樣才能有效果。

1 影響計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)技術(shù)的問題分析

1.1信號線間距離的問題

計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)技術(shù)目前的發(fā)展情況，是整個電子設(shè)計(jì)行業(yè)的驕傲，是這個領(lǐng)域的創(chuàng)新發(fā)展。這種技術(shù)促進(jìn)了電子技術(shù)的蓬勃發(fā)展，計(jì)算機(jī)數(shù)字電路發(fā)展雖然很快但還存在很多問題，這個階段的計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)技術(shù)存在下面問題：例如，信號線間距離對計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)的影響，根據(jù)相關(guān)技術(shù)進(jìn)行分析，隨著高速數(shù)字電路設(shè)計(jì)發(fā)展，印刷版電路密集度不斷增大，這樣一來就會忽視相關(guān)信號的現(xiàn)象，隨著時(shí)間的發(fā)展，我國要發(fā)展計(jì)算機(jī)高速數(shù)字設(shè)計(jì)技術(shù)，就要解決存在的信號線間距距離問題。

1.2傳輸線的問題

關(guān)于信號在傳輸線的問題，它的關(guān)進(jìn)在于阻抗信號，在現(xiàn)在這個時(shí)期，計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)階段，在這個設(shè)計(jì)過程中發(fā)現(xiàn)在信號的傳輸過程中存在阻抗不匹配的現(xiàn)象，這種現(xiàn)象極大的影響著計(jì)算機(jī)高速數(shù)字設(shè)計(jì)技術(shù)的發(fā)展，它會給相關(guān)信號帶來破壞性的噪音，這些噪音會對信號的質(zhì)量形成阻礙，導(dǎo)致信號的不完整，這樣就會給電源平面帶來相關(guān)的影響。1.3電源平面的問題

科技現(xiàn)代化時(shí)代下，利用先進(jìn)的電子技術(shù)設(shè)計(jì)計(jì)算機(jī)高速數(shù)字化電路設(shè)計(jì)技術(shù)，根據(jù)相關(guān)技術(shù)的情況，這項(xiàng)技術(shù)得到了不斷的發(fā)展，在很多方面都有所應(yīng)用。目前計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)過程中，電源平面相關(guān)影響原因分析發(fā)現(xiàn)，在電源平面間存在電阻和電感，它們之間要經(jīng)過大量電路的輸出過程，這樣的過程中就會產(chǎn)生極大的瞬間電流，產(chǎn)生的極大電流會對整個電路產(chǎn)生較大的影響，將對高速數(shù)字電路地線和電源線電壓造成極大的影響，關(guān)于電源平面的問體，應(yīng)針對問題完善技術(shù)。

2 計(jì)算機(jī)高速數(shù)字電路技術(shù)的研究分析

2.1完善設(shè)計(jì)保證信號的完整性

根據(jù)筆者對以上問題的分析，目前計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)技術(shù)中存在的問題要進(jìn)行分析解決，針對阻抗不匹配的影響，對電路信號的完整性也造成的影響的情況，根據(jù)這個情況要對計(jì)算機(jī)高速數(shù)字電路技術(shù)進(jìn)行完善設(shè)計(jì)，保證解決計(jì)算機(jī)高速數(shù)字電路信號的完整性。筆者從兩個方便分析：（1）研究關(guān)于在電路信號傳輸過程中，因?yàn)椴煌娐分g電路信號網(wǎng)的傳輸信號之間產(chǎn)生了干擾情況，也就是以上筆者提出的信號線間距干擾的問題。（2）研究分析計(jì)算機(jī)高速數(shù)字電路在運(yùn)行的過程中，不同信號在傳輸?shù)倪^程中，對電路信號網(wǎng)產(chǎn)生的干擾情況。研究發(fā)現(xiàn)會受到阻抗不相匹配的因素而影響到電路信號的傳輸效率情況，并且根據(jù)現(xiàn)階段計(jì)算機(jī)高速數(shù)字電路運(yùn)行的過程中，阻抗很難控制的原因，發(fā)現(xiàn)經(jīng)常會出現(xiàn)阻抗過大或過小的現(xiàn)象，這些現(xiàn)象都會對電路信號傳播的波形產(chǎn)生一定的干擾，所以影響信號的完整性。針對問題要對計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)技術(shù)進(jìn)行改進(jìn)，使系統(tǒng)一直處于過阻抗的情況，這樣就能保證電路設(shè)計(jì)不會受到阻抗不等的情況，這樣電路信息傳輸?shù)耐暾噪娫催M(jìn)行合理設(shè)計(jì)這樣就得到了解決。

2.2確保電路系統(tǒng)的可靠性

針對計(jì)算機(jī)高速數(shù)字電路系統(tǒng)的問題中，據(jù)分析受到電源平面間電阻和電感的影響，這種影響使電源運(yùn)行過程中會出現(xiàn)過電壓的故障，嚴(yán)重影響到電路系統(tǒng)運(yùn)行的可靠性。從兩個方面進(jìn)行分析；（1）在實(shí)際中計(jì)算機(jī)高速數(shù)字電路系統(tǒng)運(yùn)行的過程中，就必須要考慮到電源的電阻和電感因素，而要減少電源面的電阻和電感對電源系統(tǒng)的影響，就必須對其采取降低的處理措施。（2）對現(xiàn)在電路系統(tǒng)電源才智的分析，現(xiàn)在很多情況是大面積銅質(zhì)材料，根據(jù)相關(guān)系統(tǒng)來分析，這種材料達(dá)不到計(jì)算機(jī)高速數(shù)字電源的要求，這樣就會產(chǎn)生影響，所以該改正，把樓電容應(yīng)用到電路中，這樣可以有效的避免或降低電源面電阻和電感對系統(tǒng)的影響，這樣就從根本上提高了電路系統(tǒng)運(yùn)行的效率，保證了電路系統(tǒng)的可靠性。

3 結(jié)語

筆者自身的工作經(jīng)驗(yàn)，結(jié)合實(shí)際的工作實(shí)踐，在本文中對計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)技術(shù)進(jìn)行了深入的分析，對目前文采問題進(jìn)行了分析，針對問題對影響計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)技術(shù)的幾項(xiàng)因素進(jìn)分析，也提出了相關(guān)改進(jìn)辦法，針對計(jì)算機(jī)高速數(shù)字電路系統(tǒng)的運(yùn)行效率等相關(guān)技術(shù)的發(fā)展提出自己的見解。

參考文獻(xiàn)

[1]廖傳柱.高速數(shù)字電路設(shè)計(jì)技術(shù)的發(fā)展研究[J].長春師范學(xué)院學(xué)報(bào)，2013年12期.

[2]陳國榮，沈長松，鄭寬涵.淺談高速數(shù)字電路設(shè)計(jì)中電源完整性[J].科技風(fēng)，2012年12期.

篇3

【關(guān)鍵詞】高速數(shù)字；噪聲；電路設(shè)計(jì)；電子；研究

電子技術(shù)的快速發(fā)展，高速數(shù)字電路設(shè)計(jì)在電子設(shè)計(jì)領(lǐng)域中所占的比例逐漸增大，但隨之而來的是其電磁兼容、噪聲干擾問題也越來越突出。在高速系統(tǒng)中，高頻信號很容易由于輻射而產(chǎn)生干擾，高速變化的數(shù)字信號會產(chǎn)生反射、地彈、串?dāng)_、電磁干擾等問題，從而嚴(yán)重降低系統(tǒng)的性能，因此必須通過電路設(shè)計(jì)來加以解決。

一、高速數(shù)字電路的概念

高速數(shù)字電路主要是指由于信號的高速變化而使電路中的模擬特性，如電容、導(dǎo)線的電容、電感等發(fā)生作用的電路，通常認(rèn)為，工作頻率超過50MHz的電路被稱為高速電路。但實(shí)際我們對高速電路的界定不是單就頻率高低而言，而是由信號的邊沿速度決定的，一般認(rèn)為上升時(shí)間小于4倍信號傳輸延遲時(shí)可視為高速信號。

二、高速數(shù)字電路的噪聲干擾及控制

1.信號反射

高速電路中，由源端與負(fù)載端阻抗不匹配，會引起信號線上的反射，負(fù)載將一部分電壓反射回源端，造成干擾。同時(shí)，由于任何傳輸線上存在固有的電感和電容，信號在傳輸線上來回反射，會產(chǎn)生振鈴和環(huán)繞振蕩現(xiàn)象，導(dǎo)致信號電平的誤判斷，甚至對器件造成損壞。圖一所示為理想傳輸線模型，理想傳輸線L被內(nèi)阻為R0的數(shù)字信號驅(qū)動源VS驅(qū)動，傳輸線的特性阻抗為Z0，負(fù)載阻抗為RL。負(fù)載端阻抗與傳輸線阻抗不匹配會在負(fù)載端(B點(diǎn))反射一部分信號回源端(A點(diǎn))，反射電壓信號的幅值由負(fù)載反射系數(shù)ρL決定：ρL=RL-Z0/RL+Z0；當(dāng)從負(fù)載端反射回的電壓到達(dá)源端時(shí)，又將再次反射回負(fù)載端，形成二次反射波，此時(shí)反射電壓的幅值由源反射系數(shù)ρS決定：ρS=R0-Z0/R0+Z0。當(dāng)負(fù)載端采用源端或終端的端接匹配，即當(dāng)RL=Z0或R0=Z0時(shí)，ρL、ρS為0，可有效消除反射。

根據(jù)以上原理，傳輸線的端接通常采用兩種策略：源端串行端接匹配（見圖二）、負(fù)載端并行端接匹配（見圖三）。兩種端接策略各有其優(yōu)缺點(diǎn)，不過由于串行端接只需要在信號源端串入一個電阻，消耗功率小而且易于實(shí)現(xiàn)，所以被廣泛采用。串行端接時(shí)，串聯(lián)終端匹配電阻值與驅(qū)動器的輸出阻抗之和，應(yīng)與傳輸線的特征阻抗相等。實(shí)際的驅(qū)動器在信號的電平發(fā)生變化時(shí)，輸出阻抗可能不同。比如電源電壓為＋4.5V的CMOS驅(qū)動器，在低電平時(shí)典型的輸出阻抗為37Ω，在高電平時(shí)典型的輸出阻抗為45Ω。TTL驅(qū)動器和CMOS驅(qū)動一樣，其輸出阻抗會隨信號的電平大小變化而變化，因此不能十分精確匹配電阻，只能近似匹配。

另外，信號傳輸線布線時(shí)，為保證信號的連續(xù)性，減少信號反射，最好采用全直線布線，如必須彎折則應(yīng)避免直角走線，轉(zhuǎn)彎處應(yīng)設(shè)計(jì)成45度角或圓弧形。如圖四a最容易出現(xiàn)信號不連續(xù)的問題。圖b、c所示的方式，可以保證信號的連續(xù)性。

2.同步切換噪聲和地彈噪聲

由于器件內(nèi)部的接地引腳與地平面之間存在引線電感(寄生電感)，所以理論上當(dāng)每個信號翻轉(zhuǎn)時(shí)所帶來的電流的變化都會通過器件的寄生電感影響到地線。如多個集成電路內(nèi)部驅(qū)動器同時(shí)轉(zhuǎn)換時(shí)就會在地線中產(chǎn)生較大的噪聲，即同步切換噪聲（SSN）。輸出驅(qū)動電流越大，噪聲的幅度也越大，如圖五所示。

同時(shí)由于芯片封裝電感的存在，導(dǎo)致同步切換過程中形成大電流涌動，引起地平面的反彈噪聲，簡稱地彈。

為在高速PCB電路設(shè)計(jì)中減小SSN和地彈的影響，可采取一些基本措施，如降低輸出翻轉(zhuǎn)速度；采用分離的專門參考地；降低系統(tǒng)供給電源的電感，使用單獨(dú)的電源層，并讓電源層和地平面盡量接近；降低芯片封裝中電源和地引腳的電感，比如增加電源和地的引腳數(shù)目，減短引線長度，盡可能采用大面積鋪銅；讓電源和地的引腳成對分布并盡量靠近，以增加電源和地的互感；給電源增加退耦電容，并盡量靠近元件的地引腳，給高頻的瞬變交流信號提供低電感的旁路等。

3.串?dāng)_

串?dāng)_是指當(dāng)信號在傳輸線上傳播時(shí)，同一PCB板上的兩條信號線之間的耦合、信號線之間的互感和互容引起線上的噪聲。PCB板層的參數(shù)、信號線間距、驅(qū)動端和接收端的電氣特性及線端接方式對串?dāng)_都有一定的影響。其主要反映在：串?dāng)_電壓的大小與兩線的間距成反比，與兩線的平行長度成正比。隨著干擾源信號頻率的增加，擾對象上的串?dāng)_幅值也隨之增加。信號的上升／下降時(shí)間或邊沿變化對串?dāng)_的影響更大，邊沿變化越快，串?dāng)_越大。另外，傳輸線與地平面的距離對串?dāng)_的影響很大。對于同一布線結(jié)構(gòu)，當(dāng)電介質(zhì)層的厚度增加一倍時(shí)，串?dāng)_明顯加大。

因此，在高速PCB板的布局布線中，可以注意以下方面，從而達(dá)到減小串?dāng)_的目的：(1)條件許可時(shí)盡量加大線間距，減小線平行長度。在相鄰的兩個層走線的方向務(wù)必相互垂直。(2)在確保信號時(shí)序的情況下，盡可能選擇上升沿和下降沿速度更慢的器件。(3)在設(shè)計(jì)走線時(shí)，應(yīng)該盡量使導(dǎo)體靠近地平面或電源平面。這樣可以使信號路徑與地平面緊密的耦合，減少對相鄰信號線的干擾。(4)在串?dāng)_較嚴(yán)重的兩條信號線之間插入一條地線，可以減小兩條信號線間的耦合，進(jìn)而減小串?dāng)_。(5)在同一傳輸線的布線過程中，盡量減少過孔的使用，避免對傳輸線的特征阻抗產(chǎn)生較大影響。(6)盡量減小傳輸線的連線長度，如果不能縮短信號線長度時(shí)，應(yīng)采用差分信號傳輸，如ECL、PECL、LVDS等。差分信號有很強(qiáng)的抗共模干擾能力，能大大延長傳輸距離。

4.電磁干擾

電磁干擾主要分為傳導(dǎo)干擾和輻射干擾兩大類，因此在電路設(shè)計(jì)中需考慮切斷干擾源的產(chǎn)生源頭和傳播路徑，使電子設(shè)備符合電磁兼容性的要求。

在布線之前，必須注意各部分電路在PCB板上的合理布局。對于電源電路、低端的模擬電路、高端的高速數(shù)字電路以及其他產(chǎn)生噪聲的電路等，應(yīng)根據(jù)不同性質(zhì)進(jìn)行有效的物理隔離或屏蔽等措施來實(shí)現(xiàn)消除或減少子系統(tǒng)之間的噪聲干擾。

如圖六中，圖a放置時(shí)鐘和數(shù)據(jù)轉(zhuǎn)換器在電源、高速邏輯電路、I/O端口電路等噪聲器件的附近，噪聲將會耦合到敏感電路并降低它們的性能。圖b做了有效的電路隔離，將有利于系統(tǒng)設(shè)計(jì)的信號完整性。

另外，必須減小電流回路，盡可能縮短高頻元器件之間的連線，包括管腳的引線越短越好。輸入和輸出元件應(yīng)盡量遠(yuǎn)離。按照電路的流程安排各個功能電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向。在PCB板的各個關(guān)鍵部位配置適當(dāng)?shù)耐笋铍娙荩總€集成電路塊的附近應(yīng)設(shè)置至少一個高頻退耦電容，退耦電容盡量靠近器件的電源。

三、對高速數(shù)字電路進(jìn)行設(shè)計(jì)仿真

在成形的PCB板上如發(fā)現(xiàn)高速數(shù)字電路有干擾導(dǎo)致信號完整性問題，解決起來會十分麻煩。所以我們一般要借助于仿真軟件。在設(shè)計(jì)早期和設(shè)計(jì)期間進(jìn)行信號完整性、串?dāng)_和電磁兼容性等進(jìn)行仿真，可以對PCB布線產(chǎn)生指導(dǎo)性意見，對于效果不好的設(shè)計(jì)可以分析原因，加以改進(jìn)，在仿真沒有問題后再實(shí)際加工。

對高速電路的設(shè)計(jì)仿真，首先要建立起元器件的仿真模型，然后進(jìn)行假設(shè)性仿真來確定布線過程中需要的參數(shù)設(shè)置和條件，接下來在實(shí)際布線過程中隨時(shí)通過線仿真檢查布線的效果，最后在布線基本完成之后進(jìn)行板級仿真來檢查系統(tǒng)工作的性能。目前這樣的仿真工具主要有cadence、ICX、Hyperlynx等。

四、結(jié)束語

隨著高速數(shù)字電路的快速發(fā)展，對信號的完整性及電磁兼容等問題提出了更高要求，這就需要電路設(shè)計(jì)者依據(jù)一定的準(zhǔn)則進(jìn)行分析和設(shè)計(jì)，并通過仿真軟件進(jìn)行測試，完善各類影響信號完整性的問題，使設(shè)計(jì)達(dá)到高速信號傳輸?shù)囊蟆?/p>

參考文獻(xiàn)

[1]胡懷湘.計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)技術(shù)[J].計(jì)算機(jī)工程與應(yīng)用,2003,39(17)128-132.

[2]李琳琳.高速數(shù)字電路設(shè)計(jì)與信號完整性分析[D].西安電子科技大學(xué),2009.

[3]周堃.高速數(shù)字電路設(shè)計(jì)研究[J].航空計(jì)算技術(shù),2003,33(2):127-128.

篇4

利用硬件描述語言VHDL，數(shù)字電路系統(tǒng)可從系統(tǒng)行為級、寄存器傳輸級和門級三個不同層次進(jìn)行設(shè)計(jì)，即上層到下層（從抽象到具體）逐層描述自己的設(shè)計(jì)思想，用一系列分層次的模塊來表示極其復(fù)雜的數(shù)字系統(tǒng)。然后，利用EDA工具，逐層進(jìn)行仿真驗(yàn)證，再把其中需要變?yōu)閷?shí)際電路的模塊組合，經(jīng)過自動綜合工具轉(zhuǎn)換到門級電路網(wǎng)表。接著，再用專用集成電路（ASIC）或現(xiàn)場可編程門陣列（FPGA）自動布局布線工具，把網(wǎng)表轉(zhuǎn)換為要實(shí)現(xiàn)的具體電路布線結(jié)構(gòu)。目前，這種高層次設(shè)計(jì)的方法已被廣泛采用。據(jù)統(tǒng)計(jì)，目前在美國硅谷約有90%以上的ASIC和FPGA采用硬件描述語言進(jìn)行設(shè)計(jì)。VHDL的應(yīng)用已成為當(dāng)今以及未來EDA解決方案的核心，而且是復(fù)雜數(shù)字系統(tǒng)設(shè)計(jì)的核心。

一、VHDL的特點(diǎn)

VHDL是一種全方位的硬件描述語言，具有極強(qiáng)的描述能力，能支持系統(tǒng)行為級、寄存器傳輸級和邏輯門級三個不同層次的設(shè)計(jì)，支持結(jié)構(gòu)、數(shù)據(jù)流、行為三種描述形式的混合描述，覆蓋面廣，抽象能力強(qiáng)，因此在實(shí)際應(yīng)用中越來越廣泛。VHDL的主要特點(diǎn)有：

1.功能強(qiáng)大。與其他的硬件描述語言相比，VHDL具有更強(qiáng)的描述能力和語言結(jié)構(gòu)，可以用簡潔的源代碼描述復(fù)雜的邏輯控制。它具有多層次的設(shè)計(jì)描述功能，層層細(xì)化，最后直接生成電路級描述。

2.系統(tǒng)硬件描述能力強(qiáng)。VHDL具有豐富的數(shù)據(jù)類型，豐富的仿真語句和庫函數(shù)，在任何大系統(tǒng)的設(shè)計(jì)早期就能查驗(yàn)設(shè)計(jì)系統(tǒng)功能的可行性，隨時(shí)可對設(shè)計(jì)進(jìn)行仿真模擬。

3.設(shè)計(jì)與工藝無關(guān)。用VHDL進(jìn)行硬件電路設(shè)計(jì)時(shí)，并不需要首先考慮選擇完成設(shè)計(jì)的器件。VHDL的硬件描述與具體的工藝和硬件結(jié)構(gòu)無關(guān)，因此VHDL設(shè)計(jì)程序的硬件實(shí)現(xiàn)目標(biāo)器件有廣闊的選擇范圍。

4.設(shè)計(jì)方法靈活，易于修改。VHDL語言標(biāo)準(zhǔn)、規(guī)范，大多數(shù)EDA工具都支持VHDL。在硬件設(shè)計(jì)過程中，用VHDL語言編寫的源程序便于管理，VHDL易讀、結(jié)構(gòu)模塊化，方便修改、交流和保存。

5.支持廣泛，移植能力強(qiáng)。VHDL是一個標(biāo)準(zhǔn)語言，在電子設(shè)計(jì)領(lǐng)域，為眾多的EDA工具支持，因此移植能力好。

二、VHDL的結(jié)構(gòu)和設(shè)計(jì)方法

1.VHDL的基本結(jié)構(gòu)

VHDL的結(jié)構(gòu)模型包括五個部分：實(shí)體、結(jié)構(gòu)體、配置、程序包、庫。前四種可分別編譯，編譯后放入庫中，以備上層模塊調(diào)用。

（1）實(shí)體定義了器件的輸入輸出端口，設(shè)計(jì)實(shí)體是VHDL的基本單元，可以表示整個系統(tǒng)、一塊電路板、一個芯片或一個門電路。

（2）結(jié)構(gòu)體定義實(shí)體的實(shí)現(xiàn)，即描述系統(tǒng)內(nèi)部的結(jié)構(gòu)和行為。

（3）配置用于從庫中選取所需單元來組成系統(tǒng)設(shè)計(jì)的不同版本，為實(shí)體選定某個特定的結(jié)構(gòu)體。

（4）程序包存放各設(shè)計(jì)模塊都能共享的數(shù)據(jù)類型、常數(shù)和子程序等。

（5）庫用來存放編譯結(jié)果，包括實(shí)體、結(jié)構(gòu)體、配置、程序包。

2.VHDL的設(shè)計(jì)方法

VHDL將層次化的設(shè)計(jì)方法引入到硬件描述中，自上向下的設(shè)計(jì)是從系統(tǒng)級開始，將整個系統(tǒng)劃分為子模塊，然后對這些子模塊再進(jìn)行進(jìn)一步的劃分，直到可以直接用庫中的元件來實(shí)現(xiàn)為止。在設(shè)計(jì)方法上，將傳統(tǒng)的“電路設(shè)計(jì)硬件搭試調(diào)試焊接”模式轉(zhuǎn)變?yōu)椤肮δ茉O(shè)計(jì)軟件模擬仿真下載”方式。數(shù)字系統(tǒng)的設(shè)計(jì)采用自頂向下的方法，最頂層電路設(shè)計(jì)是指系統(tǒng)的整體要求，最下層是指具體邏輯電路的實(shí)現(xiàn)。一般的電子系統(tǒng)設(shè)計(jì)可分為兩個階段，第一階段是系統(tǒng)的邏輯設(shè)計(jì)和仿真，得出的是門級電路的原理圖或網(wǎng)表；第二階段設(shè)計(jì)如印刷電路板的布局布線，集成電路的版圖設(shè)計(jì)等，得出的是最終的物理設(shè)計(jì)。

三、VHDL的應(yīng)用實(shí)例

筆者以Max＋plusⅡ軟件作為平臺的一個空調(diào)機(jī)控制器的設(shè)計(jì)為例，談?wù)刅HDL在數(shù)字電路設(shè)計(jì)中的具體應(yīng)用。

實(shí)現(xiàn)一個控制器，常用有限狀態(tài)機(jī)方法實(shí)現(xiàn)。傳統(tǒng)的設(shè)計(jì)方法主要包括5個過程：確定原始狀態(tài)圖，狀態(tài)簡化，狀態(tài)編碼，觸發(fā)器類型的選擇及控制邏輯方程和輸出方程的確定，畫出電路原理圖。采用這種方法設(shè)計(jì)復(fù)雜狀態(tài)機(jī)將會十分繁雜。

利用VHDL來設(shè)計(jì)有限狀態(tài)機(jī)，可以充分發(fā)揮硬件描述語言的抽象能力，進(jìn)行功能描述，而具體的邏輯化簡和電路設(shè)計(jì)可由計(jì)算機(jī)自動完成，從而提高了設(shè)計(jì)的工作效率，并且條理清晰，修改起來也更方便，所以很適合復(fù)雜時(shí)序電路的設(shè)計(jì)。應(yīng)用VHDL設(shè)計(jì)狀態(tài)機(jī)的步驟如下：第一，根據(jù)系統(tǒng)要求確定狀態(tài)數(shù)量、狀態(tài)轉(zhuǎn)移的條件和各狀態(tài)輸出信號的賦值，并畫出狀態(tài)轉(zhuǎn)移圖；第二，按照狀態(tài)轉(zhuǎn)移圖編寫有限狀態(tài)機(jī)的VHDL程序；第三，利用EDA工具進(jìn)行功能仿真驗(yàn)證；第四，編程下載。

空調(diào)機(jī)控制器的設(shè)計(jì)。它的兩個輸入來自溫度傳感器，用于監(jiān)測室內(nèi)溫度。如果室內(nèi)溫度正常，則temp-high和temp-low均為‘0’；如果室內(nèi)溫度過高，則temp-high為‘1’，temp-low為‘0’；如果室內(nèi)溫度過低，則temp-high為‘0’，temp-low為‘1’。根據(jù)temp-high和temp-low的值來決定當(dāng)前的工作狀態(tài)，并給出相應(yīng)的制冷和制熱輸出信號。

按照繪制好的狀態(tài)轉(zhuǎn)移圖編寫VHDL程序，編程中采用case語句來描述狀態(tài)的改變，它具有直觀、條理清晰及易于修改等特點(diǎn)。也可以采用不同進(jìn)程來實(shí)現(xiàn)狀態(tài)的改變，所以編程方法多種。

功能仿真。利用Max＋plusⅡ軟件工具對所編程序進(jìn)行編譯、仿真。當(dāng)temp-low為“1”，即溫度過低，則heat為“1”（制熱）；當(dāng)temp-high為“1”，即溫度過高，則cool為“1”（制冷）。經(jīng)綜合后的仿真分析表明，該方案是合理可行的。通過仿真后，即可編程下載。

四、使用VHDL應(yīng)注意的一些問題

由于VHDL語言是描述硬件行為的，相對其它開發(fā)軟件的高級語言而言，在編程過程中有一些特殊性，所以經(jīng)常會出現(xiàn)語法正確但無法綜合的問題。其原因多半因?yàn)榫幊陶邔τ布?nèi)部的工作原理了解不夠，寫出的代碼硬件無法實(shí)現(xiàn)。在此總結(jié)出一些應(yīng)注意的問題：

篇5

關(guān)鍵字：EDA；時(shí)鐘；數(shù)字電路課程設(shè)計(jì)

中圖分類號：G642.41？搖 文獻(xiàn)標(biāo)志碼：A？搖 文章編號：1674-9324（2014）04-0245-02

《數(shù)字電路》是高等院校電子信息類專業(yè)的重要專業(yè)基礎(chǔ)課，其課程設(shè)計(jì)是實(shí)踐教學(xué)環(huán)節(jié)的重要組成部分，它給學(xué)生提供了理論聯(lián)系實(shí)際、加深認(rèn)識、開拓思維的機(jī)會。隨著計(jì)算機(jī)技術(shù)和電子技術(shù)的不斷發(fā)展，傳統(tǒng)的數(shù)字電路課程設(shè)計(jì)方式在很多方面落后于現(xiàn)代教育形式的發(fā)展，成為現(xiàn)代化教育和培養(yǎng)創(chuàng)新人才的阻力。進(jìn)入21世紀(jì)后，EDA技術(shù)得到了長足的發(fā)展，在數(shù)字電路課程設(shè)計(jì)中引入EDA技術(shù)的新教學(xué)模式成為必然趨勢。本文結(jié)合實(shí)際教學(xué)工作，舉例闡述了基于EDA技術(shù)的數(shù)字電路課程設(shè)計(jì)的實(shí)現(xiàn)方法，實(shí)踐證明其對提高課程設(shè)計(jì)的教學(xué)質(zhì)量和培養(yǎng)創(chuàng)新型人才都有重要作用。

一、數(shù)字電路課程設(shè)計(jì)中引入EDA技術(shù)的必要性

數(shù)字電路課程設(shè)計(jì)中要求學(xué)生運(yùn)用電子技術(shù)課程中有關(guān)的理論知識和實(shí)驗(yàn)方法完成一些綜合性較強(qiáng)的設(shè)計(jì)課題。目前在數(shù)字電路課程設(shè)計(jì)教學(xué)中，有些院校仍然采用74系列固定功能標(biāo)準(zhǔn)芯片來實(shí)現(xiàn)設(shè)計(jì)功能。在了解課題原理和熟悉標(biāo)準(zhǔn)芯片功能的基礎(chǔ)上，“自底而上”地設(shè)計(jì)數(shù)字系統(tǒng)。當(dāng)設(shè)計(jì)的數(shù)字電路系統(tǒng)比較復(fù)雜，需要多個集成芯片和大量連線時(shí)，就增加了設(shè)計(jì)電路板的難度和故障調(diào)試難度，延長設(shè)計(jì)周期，降低了學(xué)生的學(xué)習(xí)興趣，同時(shí).常用中小規(guī)模集成芯片的大量重復(fù)使用也大大增加了設(shè)計(jì)成本。特別是隨著學(xué)生數(shù)量的劇增，由于教學(xué)經(jīng)費(fèi)的原因而無法提供足量的所需芯片，再加上實(shí)驗(yàn)場地和實(shí)驗(yàn)時(shí)間的制約，以及輔導(dǎo)教師的缺少等因素，使得課程設(shè)計(jì)題目受限制，設(shè)計(jì)方案雷同，缺少個性，設(shè)計(jì)過程枯燥，學(xué)生的綜合能力和創(chuàng)新能力的培養(yǎng)嚴(yán)重受到阻力，課程設(shè)計(jì)的教學(xué)目標(biāo)不能很好的實(shí)現(xiàn)。因此在數(shù)字電路課程設(shè)計(jì)中引入EDA技術(shù)，改革傳統(tǒng)的課程設(shè)計(jì)方法已經(jīng)成為一種趨勢。IspLever是Lattice公司最新推出的一套EDA軟件。設(shè)計(jì)輸入可采用原理圖、硬件描述語言、混合輸入三種方式，能對所設(shè)計(jì)的數(shù)字電子系統(tǒng)進(jìn)行功能仿真和時(shí)序仿真。編譯器是此軟件的核心，能進(jìn)行邏輯優(yōu)化，將邏輯映射到器件中去，自動完成布局與布線，并生成編程所需要的熔絲圖文件。軟件中的Constraints Editor工具允許經(jīng)由一個圖形用戶接口選擇I/O設(shè)置和引腳分配。軟件包含Synolicity公司的Synplify綜合工具和Lattice的ispVM器件編程工具。IspLever軟件提供給開發(fā)者一個簡單而有力的工具，其界面友好，集成化程度高，是最易學(xué)、最易用的可編程邏輯器件開發(fā)軟件。利用它所配備的編輯、編譯、仿真、綜合、芯片編程等功能，可以完成數(shù)字電路從設(shè)計(jì)、檢查、模擬到下載的全過程。因此特別適合作為數(shù)字電路系統(tǒng)的設(shè)計(jì)和開發(fā)軟件。在系統(tǒng)可編程邏輯器件（In-System Programmable PLD，ISP-PLD）是90年代推出的新型的可編程邏輯器件，其最大特點(diǎn)是編程時(shí)既不需要使用編程器，也不需要將它從所在的系統(tǒng)板上取下，可以直接焊接在印刷電路板上，然后通過計(jì)算機(jī)的并口和專用的編程電纜對焊接在電路板上的ISP器件進(jìn)行多次編程，對其邏輯功能進(jìn)行修改，從而加快了數(shù)字系統(tǒng)的調(diào)試過程，提高了可靠性并避免對可編程器件造成機(jī)械損壞。PLD具有可重復(fù)使用、低投入、高性能、高密度、開發(fā)周期短等諸多優(yōu)點(diǎn)，不需要任何投片費(fèi)用。

二、EDA技術(shù)在數(shù)字電路課程設(shè)計(jì)中的應(yīng)用實(shí)例

下面采用“自頂而下”層次化的設(shè)計(jì)方法，以DJ-E801型實(shí)驗(yàn)開發(fā)系統(tǒng)和IspLever3.0EDA開發(fā)軟件設(shè)計(jì)時(shí)鐘為例，介紹基于EDA技術(shù)的數(shù)字電路系統(tǒng)設(shè)計(jì)的方法。運(yùn)用此種方法進(jìn)行課程設(shè)計(jì)時(shí)，需要先學(xué)習(xí)IspLever3.0軟件和Schematic的編程方法，掌握DJ-E801型實(shí)驗(yàn)開發(fā)系統(tǒng)的使用。

1.設(shè)計(jì)要求。設(shè)計(jì)一個多功能數(shù)字鐘。系統(tǒng)能進(jìn)行正常的時(shí)、分、秒計(jì)時(shí)功能，分別由6個數(shù)碼管顯示24小時(shí)、60分鐘、60秒鐘的計(jì)數(shù)器顯示；能利用實(shí)驗(yàn)系統(tǒng)上的按鍵實(shí)現(xiàn)“校時(shí)”“校分”功能：（1）按下“SA”鍵時(shí)，計(jì)時(shí)器迅速遞增，并按24小時(shí)循環(huán)，計(jì)滿23小時(shí)后再回00。（2）按下“SB”鍵時(shí)，計(jì)分器迅速遞增，并按59分鐘循環(huán)，計(jì)滿59分鐘后再回00，但不向“時(shí)”進(jìn)位。（3）按下“SC”鍵時(shí)，秒清零。（4）要求按下“SA”、“SB”或“SC”均不產(chǎn)生數(shù)字跳變（“SA″、“SB”、“SC”按鍵是有抖動的，必須對其消抖動處理）；能利用揚(yáng)聲器做整點(diǎn)報(bào)時(shí)：（1）當(dāng)計(jì)時(shí)到達(dá)59’50”時(shí)開始報(bào)時(shí)，在59’50”、52”、54”、56”、58”鳴叫，鳴叫聲頻可為lKHz；（2）到達(dá)59’60”時(shí)為最后一聲整點(diǎn)報(bào)時(shí)，整點(diǎn)報(bào)時(shí)是頻率可定為500Hz。

2.設(shè)計(jì)思路。本設(shè)計(jì)中采用“自頂向下”的層次化、模塊化的設(shè)計(jì)思路，將系統(tǒng)分為cdu24、cdu60、cdu60s、control等四個模塊，再將其在頂層連結(jié)起來，完成系統(tǒng)功能。

下面介紹各個模塊所完成的功能。cdu24在clk1的激勵下有24進(jìn)制計(jì)數(shù)功能，sa=1時(shí)在clk2的激勵下快速24進(jìn)制計(jì)數(shù)，能完成校時(shí)功能。cdu60在clk1的激勵下有60進(jìn)制計(jì)數(shù)功能，ss=1時(shí)在clk2的激勵下快速60進(jìn)制計(jì)數(shù)，但無進(jìn)位，完成校分功能。cdu60s在clk1的激勵下有60進(jìn)制計(jì)數(shù)功能，clr=1時(shí)秒清零即可。Control主要完成報(bào)警功能。

3.功能仿真。運(yùn)行ispLEVER軟件，建立一個新工程，然后在該工程下新建schematic文件，輸入原理圖以clk.sch文件保存，設(shè)為頂層，進(jìn)行編譯，對照設(shè)計(jì)要求查看仿真結(jié)果。電路仿真結(jié)果正確后，其硬件的實(shí)現(xiàn)是Lattice公司的CPLD芯片ispLSI1032E-70LJ-84下載實(shí)驗(yàn)板。設(shè)置芯片屬性及引腳分配，執(zhí)行編譯綜合后產(chǎn)生下載文件，將其在線下載到下載板，經(jīng)過硬件驗(yàn)證完全符合設(shè)計(jì)要求。

在上面的例子中，若采用傳統(tǒng)的74系列中小規(guī)模集成器件來實(shí)現(xiàn)，電路結(jié)構(gòu)復(fù)雜很多，難以調(diào)試，幾乎是“紙上談兵”的設(shè)計(jì)，設(shè)計(jì)過程枯燥乏味?；贓DA的數(shù)字電路設(shè)計(jì)采用“自頂向下”的設(shè)計(jì)方法，具有便于層次式、結(jié)構(gòu)化的設(shè)計(jì)思想，設(shè)計(jì)周期短，可以對每一層進(jìn)行仿真驗(yàn)證，設(shè)計(jì)電路錯誤可以在早期發(fā)現(xiàn)，提高了設(shè)計(jì)的正確性，邏輯綜合之前的設(shè)計(jì)工作與具體的實(shí)現(xiàn)工藝器件等無關(guān)。因此，設(shè)計(jì)的可移植性好。為了提高數(shù)字電路教學(xué)的質(zhì)量，培養(yǎng)能適應(yīng)電子技術(shù)發(fā)展趨勢的創(chuàng)新人才，將EDA技術(shù)引入數(shù)字電路課程設(shè)計(jì)中，不僅可以很好地鍛煉學(xué)生的綜合設(shè)計(jì)開發(fā)能力和動手能力，激發(fā)他們的學(xué)習(xí)興趣，還可以大大節(jié)約數(shù)字電路課程設(shè)計(jì)實(shí)驗(yàn)的成本，提高設(shè)計(jì)效率。

參考文獻(xiàn)：

[1]林敏，方穎立.VHDL數(shù)字系統(tǒng)設(shè)計(jì)與高層次綜合[M].北京：電子工業(yè)出版社，2002.

[2]黃招娣，黃德昌.數(shù)字邏輯設(shè)計(jì)與EDA仿真實(shí)驗(yàn)教學(xué)的實(shí)踐與探索[J].華東交通大學(xué)學(xué)報(bào)，2007，24（12）.

篇6

關(guān)鍵詞： 數(shù)字電路 首堂課 教學(xué)方案

近年來，為適應(yīng)新的發(fā)展，教育領(lǐng)域提出了各種形式的教學(xué)改革，有固定套路，也鼓勵不拘于格，無論哪種方式，都必須建立有效的課堂。否則，再好的課程，也不能落實(shí)到學(xué)生頭上，一切的教學(xué)質(zhì)量也都是空談。學(xué)生接受知識普遍習(xí)慣于一個完整的方式，據(jù)此，考慮通過典型生活實(shí)例子的引入，讓學(xué)生剛開始接觸《數(shù)字電路》課程，就對簡單數(shù)字電路框架有初步認(rèn)識，以利于進(jìn)一步學(xué)習(xí)。

1.課題引入

例：設(shè)舉重比賽有3個裁判，一個主裁判和兩個副裁判。杠鈴?fù)耆e上的裁決由每一個裁判按一下自己面前的按鈕確定。只有當(dāng)兩個或兩個以上裁判判明成功，并且其中有一個為主裁判時(shí)，表明成功的燈才亮。

2.教師啟發(fā)引導(dǎo)

A、B、C：合格―3V―1， F ：合格―3V―燈亮―1

不合格―0V―0， 不合格―0V―燈滅―0

圖1

3.傳感器認(rèn)識

上述問題圖1中，開關(guān)電源為傳感器部分。

傳感器是一種檢測裝置，能將感受到的信息，按一定規(guī)律變換成為電信號或其他所需形式的信息輸出，以滿足信息的傳輸、處理、存儲、顯示、記錄和控制等要求。當(dāng)今進(jìn)入信息時(shí)代，在利用信息的過程中，傳感器是獲取自然和生產(chǎn)領(lǐng)域中信息的主要途徑與手段。傳感器的特點(diǎn)包括：微型化、數(shù)字化、智能化、多功能化、系統(tǒng)化、網(wǎng)絡(luò)化。它是實(shí)現(xiàn)自動檢測和自動控制的首要環(huán)節(jié)。

此處，要向?qū)W生強(qiáng)調(diào)：任何非電量，都必須通過傳感器轉(zhuǎn)化成電量，然后才能用電路進(jìn)行處理。傳感器是個統(tǒng)稱，它的類型很多。

4.表決電路研究

表決電路特點(diǎn)：表決速度快，有了它，如在“星光大道”等電視節(jié)目中，觀眾具有參與性。設(shè)裁判分別為變量A、B和C，表示成功與否的燈為F。表決電路既然是電路，那它就只認(rèn)電壓，如圖1，圖中開關(guān)按鈕就

是傳感器，把非電量：裁判的合格與不合格判定轉(zhuǎn)化為電路認(rèn)識的電量；表決電路既然是電路，電路輸出也是電量，驅(qū)動燈泡發(fā)光。

4.1列真值表

表決電路輸入通過開關(guān)按鈕取3V或0V，分別代表裁判合格、不合格；當(dāng)然表決電路的實(shí)際輸出，也只能是電位了：高和低，我們亦可設(shè)為3V或0V，如圖1，3V時(shí)燈亮，0V時(shí)不亮，分別代表總的裁定：合格與不合格?，F(xiàn)在的問題，就是找表決電路了。怎樣找出表決電路呢？方法：引入數(shù)學(xué)（在這里它是找表決電路的方法，我們稱之為數(shù)學(xué)工具）。由于引入了變量A、B和C及F（在電路中它們分別取3V或0V），為了理論分析方便，3V用1表示，0V用0表示，問題1：我們很容易列出下表，稱為真值表。真值表1：對于表決電路輸入量A、B和C，分別代表三個裁判員，①當(dāng)運(yùn)動員杠鈴?fù)耆e起，動作完美，他們都會認(rèn)為合格。②當(dāng)運(yùn)動員杠鈴?fù)耆珱]舉起，他們都會認(rèn)為不合格。③當(dāng)運(yùn)動員杠鈴似舉非舉，動作不完美，可能有的認(rèn)為合格，有的認(rèn)為不合格。合格取1，不合格取0，考慮所有情況，三個裁判共有八種組合的裁決，對于問題1，表決電路輸出量F，所有裁判員認(rèn)為合格取1，否則取0。接下來，仔細(xì)觀察真值表1，我們可以找到F和A、B、C的關(guān)系，即F是A、B、C函數(shù)，亦即可以寫出表達(dá)示：F=f（ABC），但有條件，條件就是我們規(guī)定的與、或、非基本邏輯關(guān)系。（這里變量F和A、B、C取1、0就是為了引入函數(shù)，分析方便。）

真值表1

4.2與、或、非三種基本關(guān)系真值表及函數(shù)式的創(chuàng)建

4.2.1與基本關(guān)系真值表及函數(shù)式的創(chuàng)建

真值表2 已知真值表2 規(guī)定：F=A?B――稱為與邏輯的邏輯函數(shù)式

條件：真值表中四種情況都滿足

0=0?0 即：0?0=0

0=0?1 即：0?1=0

0=1?0 即：1?0=0

1=1?1 即：1?1=1

引入邏輯與運(yùn)算概念及規(guī)則

4.2.2或基本關(guān)系真值表及函數(shù)式的創(chuàng)建

真值表3 已知真值表3 規(guī)定：F=A+B――稱為或邏輯的邏輯函數(shù)式

條件：真值表中四種情況都滿足

0=0+0 即：0+0 = 0

1=0+1 即：0+1 = 1

1=1+0 即：1+0 = 1

1=1+1 即：1+1 = 1

引入邏輯或運(yùn)算概念及規(guī)則

4.2.3非基本關(guān)系真值表及函數(shù)式的創(chuàng)建

真值表4 已知真值表4 規(guī)定：F

引入邏輯非運(yùn)算概念及規(guī)則

以上人為定義后，真值表跟表達(dá)式等效，它們是反映同一問題的兩種形式，實(shí)質(zhì)一樣，表現(xiàn)方式不一樣而已。這是英國數(shù)學(xué)家布爾發(fā)明的，就此引入數(shù)學(xué)，稱布爾代數(shù)。

4.3寫出表達(dá)式

在邏輯代數(shù)中，任何一種邏輯關(guān)系（特點(diǎn)是所有變量只有兩種取值）都可以由與、或、非三種關(guān)系復(fù)合出來。只要寫出真值表就可寫出函數(shù)的與、或、非表達(dá)式，這樣，上述舉重裁決器可寫出（具體寫法后述課程中介紹）：

上述函數(shù)表達(dá)式由與、或、非三種基本關(guān)系復(fù)合而成，也就是我們把問題數(shù)學(xué)化了，對于實(shí)際情況，同一功能電路力求最簡，有了表達(dá)式，可方便化簡，這就是數(shù)學(xué)的魅力，即：數(shù)學(xué)是一種工具，解決問題的辦法、橋梁。得到最簡表達(dá)式，就可畫出電路圖了（具體作圖方法后述課程中介紹），完成電路設(shè)計(jì)。

5.結(jié)論

本次研究重點(diǎn)，以簡單生活實(shí)例，力求使學(xué)生對數(shù)字電路基本構(gòu)成框架有所認(rèn)識，明白各物理量的相互轉(zhuǎn)換，建立起解決實(shí)際問題的思想方法，真正領(lǐng)悟數(shù)學(xué)是解決實(shí)際問題的工具，為更好地學(xué)習(xí)后續(xù)課程打下基礎(chǔ)。以上只是自己多年教學(xué)的探索和感悟，希望與廣大同行一起探討，以期取得更好的教學(xué)效果。

參考文獻(xiàn)：

[1]丁德渝.電子技術(shù)基礎(chǔ)[M].北京：中國電力出版社，2011.

[2]童鈺.公用技術(shù)組合邏輯電路設(shè)計(jì)方法的初步探討[J].湖北師范學(xué)院學(xué)報(bào)（自然科學(xué)版），2005，25（1）.

篇7

關(guān)鍵詞：邊界掃描；MERGE；數(shù)字電路；故障診斷；自動測試系統(tǒng)；

引言

雷達(dá)，作為一種重要的軍事武器裝備，在軍事上將其形象的比喻成作戰(zhàn)指揮員的“眼睛”，在維護(hù)國家安全及中發(fā)揮著舉足輕重的作用。但隨著數(shù)字電路設(shè)計(jì)及制造技術(shù)的發(fā)展，特別是CAD設(shè)計(jì)軟件的進(jìn)步及完善，單一的測試方法如ICT(In－Circuit Test)測試、功能測試等已無法滿足新型雷達(dá)數(shù)字電路測試及故障診斷的要求，邊界掃描測試將成為今后雷達(dá)裝備數(shù)字電路故障診斷發(fā)展的主流技術(shù)。

基于對ICT測試、功能測試局限性的深入探討，以及對邊界掃描測試技術(shù)的研究與實(shí)踐，本文提出了“MERGE(組合)”邊界掃描測試模型的建立方法，并基于此方法，構(gòu)建了數(shù)字電路便攜式自動測試系統(tǒng)，實(shí)現(xiàn)了對新型雷達(dá)數(shù)字電路的高速、準(zhǔn)確的測試。系統(tǒng)具有硬件設(shè)備小巧、便攜，性能穩(wěn)定、可靠，故障隔離率高等優(yōu)點(diǎn)，適合于戰(zhàn)地級實(shí)時(shí)維修保障，是大型在線測試、功能測試平臺的有效補(bǔ)充，較好的解決了測試設(shè)備受制于人及戰(zhàn)時(shí)應(yīng)急搶修等問題。

自動測試系統(tǒng)實(shí)現(xiàn)

“MERGE(組合)”測試模型的建立

IEEE 1149.1標(biāo)準(zhǔn)明確的規(guī)范了邊界掃描構(gòu)建原理及相應(yīng)的測試方法。在故障診斷過程中，可利用VLSI芯片自帶的邊界掃描結(jié)構(gòu)及相關(guān)測試指令，有效的實(shí)現(xiàn)對VLSI芯片引腳固定型、開路、橋接等故障類型的檢測。但待測試的數(shù)字電路模塊通常包括邊界掃描器件和非邊界掃描器件，本文提出的MERGE測試模型可通過已有的邊界掃描結(jié)構(gòu)實(shí)現(xiàn)對非邊界掃描芯片的測試，能夠拓展邊界掃描的測試范圍，提高TPS的故障覆蓋率。

基于邊界掃描測試技術(shù)的基本原理，構(gòu)建測試系統(tǒng)過程中創(chuàng)造性的提出了“MERGE”結(jié)構(gòu)測試模型，基本思想如圖1所不。其中，B部分為待測數(shù)字電路BUT(Board Under Test)，A部分為獨(dú)立于BUT外的邊界掃描擴(kuò)展卡，該擴(kuò)展卡可看作是一塊符合IEEE 1149.1邊界掃描設(shè)計(jì)規(guī)范的數(shù)字電路。首先，集中將一個完整的數(shù)字電路BUT分為如下幾個部分：非邊界掃描芯片簇(U1)，邊界掃描芯片簇(U2)，混合芯片簇(U3)。在這里“簇”的概念即將多個器件統(tǒng)稱為一個“簇”，簇的范圍可以根據(jù)具體電路規(guī)模來進(jìn)行劃分，可以小到單獨(dú)的一個IC或UUT(Unit UnderTest)，也可大到一個完整的BUT。

(1)MERGE非邊界掃描芯片簇(U1)：非邊界掃描芯片是整個BUT網(wǎng)絡(luò)中一個有序的子集，是具有特定功能的電路。在MERGE理念中，通過對非邊界掃描芯片簇建立單獨(dú)的功能模型，將其作為邊界掃描芯片間的一個中間級信號傳輸模型，MERGE到邊界掃描鏈路，結(jié)合EXTEST邊界掃描指令，通過Capture IR―Shift IRUpdate IRCapture DRshiftDRUpdate DR等相應(yīng)操作，達(dá)到通過邊界掃描鏈路實(shí)現(xiàn)對非邊界掃描簇測試的目的。

(2)MERGE混合芯片簇(U3)：混合芯片簇指既含有非邊界掃描芯片，又含有邊界掃描芯片的混合電路(還可以含有一些中間級的模擬電路)。MERGE的思路與(1)類似，模型的驗(yàn)證可通過將一組確定的測試矢量集APPLY至MI(Model Input)，經(jīng)過確定的時(shí)間延遲，通過在MO(Model Output)將采集到的響應(yīng)信號與寄存器中存貯的期望值相比較的方法實(shí)現(xiàn)測試。

(3)MERGE BSEC(邊界掃描擴(kuò)展卡)，通過BSEC實(shí)現(xiàn)對BUT邊緣電路中非邊界掃描芯片簇或不含邊界掃描芯片的BUT進(jìn)行邊界掃描測試。測試時(shí)，將待測BUT作為非邊界掃描簇或混合邊界掃描簇，而將BSEC當(dāng)作邊界掃描芯片簇，通過MERGE方法，將BUT、接口電路、邊界掃描擴(kuò)展卡電路虛擬成為一個含邊界掃描芯片的BUT，具體實(shí)現(xiàn)與(1)、(2)類似。

測試系統(tǒng)硬件設(shè)計(jì)

為了減輕系統(tǒng)整機(jī)的重量，便于運(yùn)輸及攜帶，本測試系統(tǒng)前端設(shè)備采用筆記本計(jì)算機(jī)作為主體來完成系統(tǒng)功能的實(shí)現(xiàn)和人機(jī)界面的交互，同時(shí)內(nèi)配GPIB-USB模塊、JTAG-Control-PCI-USB控制器，分別控制可編程電源(Agilent 6600)及BS InterfacePod模塊。整個硬件設(shè)計(jì)的核心為BSEC、JTAG-Control-PCI-USB控制器及BSInterface Pod模塊。其系統(tǒng)硬件框圖如圖2所示。

邊界掃描擴(kuò)展卡

MERGE邊界掃描擴(kuò)展卡采用符合IEEE1149.1邊界掃描標(biāo)準(zhǔn)的可測試性設(shè)計(jì)方案，應(yīng)用5片XILINX公司的XC95144芯片構(gòu)建完整的從TDI至TDO的邊界掃描鏈路，其中掃描鏈路的上游電路及下游電路采用74ACQ244對信號進(jìn)行緩沖及整形，以增強(qiáng)上游電路的扇出能力，同時(shí)整板的邊緣連接器采用了牢固可靠、抗腐蝕的歐式Eurocard結(jié)構(gòu)形式的連接器，保證測試信號穩(wěn)定、可靠。原理圖如圖3所示。

JTAG-Control-PCI-USB控制器

JTAG-Control-PCI-USB控制器是測試系統(tǒng)筆記本記算機(jī)與被測試單元(BUT)進(jìn)行信號控制的主要部件，實(shí)現(xiàn)工控機(jī)并行控制指令和數(shù)據(jù)向符合邊界掃描測試協(xié)議的串行指令和數(shù)據(jù)的轉(zhuǎn)換。電路采用DSP+CPLD的電路設(shè)計(jì)模式，DSP芯片采用TI公司的TMS320LF2407A，運(yùn)行速度可高達(dá)40MIPS、具有至少544字的在片雙訪問存儲器DARAM、2K大小的在片單訪問存儲器SARAM，32K的片內(nèi)程序存儲器FLASH，CPLD選用ALTERA公司的MAX7000S系列的EPM71285，其集成度為600～5000可用門、有32～256個宏單元和36～155個用戶自定義I／O引腳、其3.3V的I／O電平與DSP芯片端口電平兼容、并可通過符合工業(yè)標(biāo)準(zhǔn)的I／O引腳JTAG接口實(shí)現(xiàn)在線編程及調(diào)試。JTAG-Control-PCI-USB控制器是PCI／IEEE 1149.1標(biāo)準(zhǔn)的主控單元，當(dāng)與BSInterface Pod結(jié)合使用時(shí)，控制IEEE1149.1標(biāo)準(zhǔn)自適應(yīng)測試總線及與之相適應(yīng)的離散信號。同時(shí)，該控制器還可控制施加到測試總線上負(fù)責(zé)JTAG-Control-PCI-USB控

制器與BS Interface Pod進(jìn)行通訊的低電壓差分信號(基于TIA／EIA-644及IEEE1596.3標(biāo)準(zhǔn))。

BS Interface Pod模塊

BS Interface Pod模塊，作為測試輸入／輸出信號傳輸?shù)闹虚g級模塊，主要實(shí)現(xiàn)JTAG-Control-PCI-USB控制器與BUT之間測試通道的擴(kuò)展和信號的同步與緩存。FPGA(Altera公司，EP20K160EBC365-1)是本電路設(shè)計(jì)的核心，其功能是將前級JTAG-Control-PCI-USB控制器發(fā)出的不同的控制信號轉(zhuǎn)換成UUT測試終端能夠識別的TAP控制信號，保證TDI、TCK、TMS、TRST準(zhǔn)確施加到UUT的測試端，同時(shí)將采集到的TDO信號返回給測試前端控制模塊。74LVC125(Buffer)則用來完成信號暫存，輸出級的74LVC125還可增強(qiáng)信號的扇出能力。整個BS Interface Pod模塊采用抗EMI(電磁干擾)屏蔽封裝，前面板預(yù)留4個20Pin的JTAG控制端口，另外設(shè)計(jì)了一個電源指示燈，用于上電確認(rèn)。

測試系統(tǒng)軟件設(shè)計(jì)

系統(tǒng)軟件在Windows XP環(huán)境下采用Visual C++6.0及National Instruments公司的LabWindows 6.0集成開發(fā)環(huán)境完成。Visual C++6.0能夠提供豐富的Windows程序開發(fā)功能，靈活性強(qiáng)、編程效率高；LabWindows 6.0提供了多種接口協(xié)議、豐富的控件及儀器驅(qū)動程序，其支持虛擬儀器技術(shù)的特性是其它開發(fā)環(huán)境無法比擬的，同時(shí)它提供了豐富的軟件包接口，為軟件開發(fā)提供了極大的方便。

軟件設(shè)計(jì)采取了軟件模塊化及自頂向下的設(shè)計(jì)原則，首先根據(jù)MERGE原則劃分電路模塊，將測試程序分割成不同的測試模塊，其次采用宏的方式構(gòu)建標(biāo)準(zhǔn)的測試模塊并優(yōu)化模塊接口，然后將其它待測模塊與該模塊接口進(jìn)行有效鏈接，再分別進(jìn)行編譯及調(diào)試，最后一起進(jìn)行合并構(gòu)建完整的測試體。在開發(fā)過程中，將該軟件分為若干模塊不但減少了軟件的工作量，而且對于函數(shù)的公共部分進(jìn)行了類的封裝，提高了模塊的復(fù)用性，同時(shí)提高了軟件本身的可測試性。系統(tǒng)軟件流程如圖4所示。

測試優(yōu)化

為減少ATE在故障診斷中誤判的概率，系統(tǒng)采用加權(quán)偽隨機(jī)向量關(guān)系生成、插入間隔刷新測試矢量優(yōu)化測試矢量和測試過程。

(1)加權(quán)偽隨機(jī)測試矢量生成：加權(quán)偽隨機(jī)測試矢量生成能夠利用較短的測試碼長度(即較短的測試時(shí)間)達(dá)到較高的測試故障覆蓋率。為了縮短測試碼并改進(jìn)故障覆蓋率，這種測試矢量生成方式可以調(diào)節(jié)在輸入端產(chǎn)生0或1的概率，有效檢測到難檢測的故障。在偽隨機(jī)測試碼中，每個輸入端產(chǎn)生0或1的概率為50％。

(2)插入式間隔刷新：由于數(shù)據(jù)線具有一定的電平保持特性，因此對于一組數(shù)據(jù)總線I／O而言，在BS-Cell處于讀狀態(tài)時(shí)(如處于Update狀態(tài))，Cell單元的Output Enable Control Cell處于有效狀態(tài)，測試矢量通過BS-Cell施加至I／O數(shù)據(jù)總線，如果下一個時(shí)鐘節(jié)拍，BS-Cell處于寫狀態(tài)(如處于Capture狀態(tài))，由于數(shù)據(jù)線的電平保持特性，則有可能在此時(shí)間，BS-Cell所Capture回讀的數(shù)據(jù)為上一個時(shí)鐘節(jié)拍的Update數(shù)據(jù)，造成測試不穩(wěn)定。解決的辦法是在每一次讀狀態(tài)結(jié)束后，系統(tǒng)根據(jù)讀狀態(tài)的間隔時(shí)間，隨機(jī)產(chǎn)生一組與上一組測試矢量不同的數(shù)據(jù)，命名為*data，對I／O總線進(jìn)行間隔刷新。

實(shí)驗(yàn)結(jié)果及分析

現(xiàn)以某新型雷達(dá)點(diǎn)跡處理數(shù)字電路為例進(jìn)行系統(tǒng)功能驗(yàn)證。整個電路采用DSP+FPGA的設(shè)計(jì)架構(gòu)，其主要芯片包括：5片DSP(ADSP21060)、2片F(xiàn)PGA(AtleraFlex EPF10K系列)、8片雙口RAM(QFP封裝)，其他E2PROM、HC244(SOP封裝)、HC245(SOP封裝)等。電路設(shè)計(jì)復(fù)雜，芯片多，PCB布局布線密度大，采用ICT、功能測試TPS開發(fā)難度大。

利用本邊界掃描自動測試系統(tǒng)，結(jié)合MERGE方法，對上述電路板進(jìn)行TPS開發(fā)實(shí)驗(yàn)及故障診斷，測試結(jié)果如圖5所示。

插入模擬故障(U8-6 stuck to O)，重新仿真：掃描鏈測試PASSB-Scan器件簇測試PASSNB-Scan器件簇測試Failed(Report：Pin(s)：U3-25，R26-2，U8-6，R26-1 possible stuck at low，the BSnodes is U31-21(R／W))。

上述仿真結(jié)果表明，融合MERGE方法所構(gòu)建的基于邊界掃描的板級自動測試系統(tǒng)，自動化程度高，故障隔離準(zhǔn)確有效。

篇8

【關(guān)鍵詞】 EDA 數(shù)字電路 電路仿真

數(shù)字電路主要有組合邏輯電路和時(shí)序邏輯電路兩部分組成，交通燈控制器的設(shè)計(jì)既可以涉及到這兩部分的基本原理的運(yùn)用，又可以鍛煉學(xué)生對數(shù)電綜合電路的設(shè)計(jì)和分析能力，因此交通燈控制器的設(shè)計(jì)是數(shù)字電路一個很好的教學(xué)題材，在完成電路設(shè)計(jì)的同時(shí)配合電子設(shè)計(jì)自動化（EDA）教學(xué)，學(xué)生無需懂得深入的SPICE技術(shù)就可以很快地進(jìn)行捕獲、仿真和分析新的設(shè)計(jì)，EDA可以很好地、很方便地把剛剛學(xué)到的理論知識用計(jì)算機(jī)仿真真實(shí)的再現(xiàn)出來。并且可以用虛擬儀器技術(shù)創(chuàng)造出真正屬于自己的儀表。極大地提高了學(xué)員的學(xué)習(xí)熱情和積極性。真正的做到了變被動學(xué)習(xí)為主動學(xué)習(xí)。目前在各高校教學(xué)中普遍使用EDA仿真軟件是Multisim10.1， 是美國國家儀器（NI）有限公司推出的以Windows為基礎(chǔ)的仿真工具，適用于板級的模擬/數(shù)字電路板的設(shè)計(jì)工作。

下面介紹以Muitisim10.1 為平臺設(shè)計(jì)一個十字路通控制器系統(tǒng)的過程.

1 設(shè)計(jì)要求

設(shè)計(jì)一個十字路口的交通燈控制器，要求主干道和支干道交替運(yùn)行，主干道每次通行時(shí)間都設(shè)為30秒；支干道每次通行時(shí)間都設(shè)為20秒；綠燈可以通行，紅燈禁止通行；每次綠燈變紅燈時(shí)，要求黃燈先亮5秒鐘（此時(shí)另干道的紅燈不變）；十字路口要有數(shù)字顯示，作為等候的時(shí)間提示。要求主干道和支干道通行時(shí)間及黃燈亮的時(shí)間均以秒為單位做減法計(jì)數(shù)。黃燈亮?xí)r，原紅燈按1Hz的頻率閃爍。

2 交通控制器電路設(shè)計(jì)與仿真

2.1 狀態(tài)控制器的設(shè)計(jì)

根據(jù)設(shè)計(jì)要求，主干道和支干道紅、綠、黃燈正常工作時(shí)，只有四種可能：主干道車道綠燈亮，支干道車道紅燈亮，用S0表示，綠燈亮足規(guī)定的時(shí)間間隔30秒時(shí)，控制器發(fā)出狀態(tài)轉(zhuǎn)換信號，轉(zhuǎn)到下一工作狀態(tài)；主干道車道黃燈亮，支干道車道紅燈閃爍，用S1表示，黃燈亮規(guī)定的時(shí)間間隔5秒時(shí)，控制器發(fā)出狀態(tài)轉(zhuǎn)換信號，轉(zhuǎn)到下一工作狀態(tài)；主干道車道紅燈亮，支干道車道綠燈亮，用S2表示，綠燈亮足規(guī)定的時(shí)間間隔20秒時(shí)，控制器發(fā)出狀態(tài)轉(zhuǎn)換信號，轉(zhuǎn)到下一工作狀態(tài)；主干道車道紅燈閃爍，支干道車道黃燈亮，用S3表示，黃燈亮足規(guī)定的時(shí)間間隔5秒是，控制器發(fā)出狀態(tài)轉(zhuǎn)換信號，系統(tǒng)又轉(zhuǎn)換到最初種狀態(tài)。可以用一個2位二進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)這四種狀態(tài)：S0=00，S1=01，S2=10，S3=11，本設(shè)計(jì)用74ls190連接成二進(jìn)制加法計(jì)數(shù)器，電路圖如圖1所示：

2.2 狀態(tài)譯碼器的設(shè)計(jì)

狀態(tài)控制器已經(jīng)產(chǎn)生了四種狀態(tài)，用Q2，Q1兩位二進(jìn)制數(shù)組合來表示S0到S3四種狀態(tài)，狀態(tài)譯碼器要求利用Q2，Q1分別控制主、支干道上紅、綠、黃信號燈的狀態(tài)，紅、綠、黃信號燈狀態(tài)與控制器的輸出Q2，Q1關(guān)心可用表1（1不是燈亮，0表示燈滅）來表示。由信號真值表可以設(shè)計(jì)出狀態(tài)譯碼器電路，如圖2所示：

74LS245為8個雙向3態(tài)緩沖電路。主要使用在數(shù)據(jù)的雙向緩沖，～G=0，DIR=0，B->A；～G=0， DIR=1， A->B；～G=1， DIR為0或者1，輸入和輸出均為高阻態(tài)；高阻態(tài)的含意就是相當(dāng)于沒有這個芯片。在本電路中是實(shí)現(xiàn)紅燈的閃爍，無論是主干道還是支干道，Q1為1，可以利用Q1來控制～G，當(dāng)Q1為1，～ Q1為0，～G為0，秒信號就可以輸入電路，實(shí)現(xiàn)紅燈的閃爍。

2.3 倒計(jì)時(shí)電路的設(shè)計(jì)

根據(jù)設(shè)計(jì)要求，該系統(tǒng)共有四種狀態(tài)（S0-S3），在每種狀態(tài)都要求能夠自動調(diào)入不同定時(shí)時(shí)間的定時(shí)器，完成30S、20S、5S的倒計(jì)時(shí)顯示。該定時(shí)器由兩片74LS190構(gòu)成減法計(jì)算器實(shí)現(xiàn)，初始值可通過三片74LS245完成預(yù)置數(shù)，顯示電路用自帶譯碼功能的兩個數(shù)碼管實(shí)現(xiàn)兩位十進(jìn)制數(shù)的顯示。設(shè)計(jì)的定時(shí)倒計(jì)時(shí)電路如圖3所示：

2.4 仿真結(jié)果

將上述各單元電路組合起來，可以得到交通控制燈的整體電路，點(diǎn)擊Multisim 10.1 軟件的“Simulate/ Run”按鈕，便可以進(jìn)行交通燈控制器的仿真。電路的倒計(jì)時(shí)顯示首先為30 s，此時(shí)主干道綠燈亮，支干道紅燈亮，進(jìn)入狀態(tài)S0，倒計(jì)時(shí)為0后，主干道黃燈亮，支干道紅燈閃爍，閃爍的頻率為1HZ，進(jìn)入狀態(tài)S1，倒計(jì)時(shí)從5開始計(jì)時(shí)，倒計(jì)時(shí)為0后，主干道紅燈亮，支干道綠燈亮，進(jìn)入狀態(tài)S2，倒計(jì)時(shí)從20開始計(jì)時(shí)，倒計(jì)時(shí)為0后，主干道紅燈閃爍，閃爍的頻率為1HZ，支干道黃燈亮，進(jìn)入狀態(tài)S3，倒計(jì)時(shí)從5開始計(jì)時(shí)，倒計(jì)時(shí)為0后，又回到S0狀態(tài)，如此循環(huán)下去。

3 結(jié)語

該設(shè)計(jì)通過把數(shù)字電路的分析與設(shè)計(jì)與EDA相互結(jié)合，完成交通燈控制器各個單元電路和整體電路的設(shè)計(jì)和仿真，很好的解決目前高校教育中理論教學(xué)與實(shí)際動手實(shí)驗(yàn)相脫節(jié)，試驗(yàn)室條件不足等問題。電路設(shè)計(jì)仿真成功后再構(gòu)建實(shí)際電路，既可以降低成本，又大大提高了教學(xué)和專業(yè)設(shè)計(jì)的效率，對老師教學(xué)也是一個很好的提高和促進(jìn)。

參考文獻(xiàn)

[1]孫曉艷，黃萍.基于Multisim 的電子電路課堂教學(xué)[J].微電子技術(shù)，2006（24）.

[2]周凱，郝文化.EWB 虛擬電子實(shí)驗(yàn)室——Multisim7 &Ultiboard7 電子電路設(shè)計(jì)與應(yīng)用[M].北京： 電子工業(yè)出版社，2006.

[3]張艷春.數(shù)字電子系統(tǒng)的EDA 設(shè)計(jì)方法研究[J].現(xiàn)代電子技術(shù)，2009（17）.

[4]鄭步生，吳渭.Multisim 2001 電路設(shè)計(jì)及仿真入門與應(yīng)用[M].北京：電子工業(yè)出版社，2002.

篇9

關(guān)鍵詞：Multism；仿真；數(shù)字電路；課程設(shè)計(jì)

中圖分類號：TP311.52 文獻(xiàn)標(biāo)識碼：A 文章編號：1007-9599 (2011) 23-0000-01

Implementation of Multism-based Digital Alarm in Digital Circuits Curriculum Design

Li Yan1,Zhang Yiyang2

(1. Information Engineering School of Jilin Business and Technology College,Changchun 130062,China;2.Armored Force Institute of Technology, Changchun 130031,China)

Abstract:In this paper,digital teaching specific content,for example,specify Multism simulation software in teaching digital circuit applications.

Keywords:Multism;Simulation;Digital circuit;Curriculum design

一、引言

數(shù)字電路課程設(shè)計(jì)作為一門理論與實(shí)踐并重課程，重點(diǎn)培養(yǎng)學(xué)生在數(shù)字電子綜合設(shè)計(jì)過程中，對實(shí)際問題進(jìn)行分析和解決的能力，以提高學(xué)生在數(shù)字電子領(lǐng)域的知識、經(jīng)驗(yàn)、方法等綜合技能。由于條件限制，目前數(shù)字電路課程設(shè)計(jì)以理論分析為主，缺少相應(yīng)實(shí)踐環(huán)節(jié)。本文針對學(xué)校實(shí)驗(yàn)設(shè)備配置和學(xué)生實(shí)際情況，提出基于multisim虛擬課程設(shè)計(jì)教學(xué)方法，以進(jìn)一步增強(qiáng)學(xué)自主性，充分激發(fā)和挖崛學(xué)生創(chuàng)新潛力。

二、Multism簡介

Multisim是美國國家儀器（NI）有限公司推出的以Windows為基礎(chǔ)的仿真工具，它包含了電路原理圖的圖形輸入、電路硬件描述語言輸入方式，具有很廣泛的仿真分析能力。適用于板級的模擬/數(shù)字電路板的設(shè)計(jì)工作。工程師們可以使用Multisim交互式地搭建電路原理圖，并對電路進(jìn)行仿真。Multisim提煉了SPICE仿真的復(fù)雜內(nèi)容，這樣工程師無需懂得深入的SPICE技術(shù)就可以很快地進(jìn)行捕獲、仿真和分析新的設(shè)計(jì)，這也使其更適合電子學(xué)教育。通過Multisim和虛擬儀器技術(shù)，PCB設(shè)計(jì)工程師和電子學(xué)教育工作者可以完成從理論到原理圖捕獲與仿真再到原型設(shè)計(jì)和測試這樣一個完整的綜合設(shè)計(jì)流程。

三、基于Multisim的計(jì)數(shù)報(bào)警器設(shè)計(jì)

（一）任務(wù)分析

1.總體方案確定。根據(jù)系統(tǒng)的邏輯關(guān)系將系統(tǒng)分解，畫出系統(tǒng)的原理框圖，確定框圖間各種信號的邏輯關(guān)系與時(shí)序關(guān)系。

2.課題分析與研究。。了解以上設(shè)計(jì)要求后，確定設(shè)計(jì)系統(tǒng)的全部功能，要求及計(jì)數(shù)指標(biāo)，熟悉控制對象和處理信號的各種參數(shù)，特點(diǎn)和關(guān)系。

3.單元電路繪制與仿真。選擇合適的數(shù)字電路器件，用Multism仿真，并繪制各單元的邏輯電路圖。

4.分析電路。充分分析單元電路，尤其對控制信號要從邏輯關(guān)系，正反極性，時(shí)序幾個方面進(jìn)行深入考慮，確保不發(fā)生沖突，在深入分析的基礎(chǔ)上通過對原設(shè)計(jì)電路的不斷修改，最后獲得最佳的設(shè)計(jì)方案。

（二）方案論證

1.555定時(shí)器的連接。555定時(shí)器是一種功能強(qiáng)大的模擬數(shù)字混合集成電路，有二個比較器A1和A2，有一個RS觸發(fā)器，R和S高電平有效。三極管VT1對清零起跟隨作用，起緩沖作用。三極管VT2是放電管，將對外電路的元件提供放電通路。比較器的輸入端有一個由三個5kW電阻組成的分壓器，由此可以獲得和兩個分壓值，一般稱為閾值。555定時(shí)器的1腳是接地端GND，2腳是低觸發(fā)端TL，3腳是輸出端OUT，4腳是清除端Rd，5腳是電壓控制端CV，6腳是高觸發(fā)端TH，7腳是放電端DIS，8腳是電源端VCC。555定時(shí)器的輸出端電流可以達(dá)到200mA，因此可以直接驅(qū)動與這個電流數(shù)值相當(dāng)?shù)呢?fù)載，如揚(yáng)聲器、發(fā)光二極管等。

2.發(fā)光二極管的連接。LED產(chǎn)品的種類繁多，有共陰極電路，還有共陽極電路。本次設(shè)計(jì)采用共陽極電路。

3.74ls192和74ls247。74ls192異步十進(jìn)制計(jì)數(shù)器這個計(jì)數(shù)器是十進(jìn)制的，在設(shè)計(jì)時(shí)電路比較簡單，我們在學(xué)習(xí)進(jìn)制設(shè)計(jì)時(shí)已經(jīng)使用過，基本了解它的各項(xiàng)功能。對于六進(jìn)制的設(shè)計(jì)不是很大的問題，同時(shí)由于RST清零，L`D`的保持功能可以很方便的實(shí)現(xiàn)清零開始，暫停繼續(xù)這兩個功能。因此我選用這種方案。

四、具體方案實(shí)施

1.利用數(shù)字電子技術(shù)基礎(chǔ)知識設(shè)計(jì)一個計(jì)數(shù)報(bào)警器，該計(jì)數(shù)報(bào)警器的設(shè)計(jì)采用的元件主要有譯碼器74LS247、十進(jìn)制計(jì)數(shù)器74LS192、555組成的單穩(wěn)態(tài)觸發(fā)器。該計(jì)數(shù)報(bào)警器計(jì)數(shù)最大值是99，當(dāng)計(jì)數(shù)溢出時(shí)放出聲光報(bào)警，報(bào)警時(shí)間為10秒，計(jì)數(shù)脈沖由按鈕和555組成的單穩(wěn)態(tài)觸發(fā)器產(chǎn)生。數(shù)字電路系統(tǒng)一般包括輸入電路、控制電路、輸出電路、時(shí)鐘電路和電源等。輸入電路主要作用是將被控信號轉(zhuǎn)換成數(shù)字信號，其形式包括各種輸入接口電路。比如數(shù)字頻率計(jì)中，通過輸入電路對微弱信號進(jìn)行放大、整形，得到數(shù)字電路可以處理的數(shù)字信號。模擬信號則需要通過模數(shù)轉(zhuǎn)換電路轉(zhuǎn)換成數(shù)字信號再進(jìn)行處理。在設(shè)計(jì)輸入電路時(shí)，必須首先了解輸入信號的性質(zhì)，接口的條件，以設(shè)計(jì)合適的輸入接口電路。

2.選擇74ls192兩片、74ls247兩片、74ls04一片、數(shù)碼管兩枚、電阻若干、電容若干、開關(guān)一個。首先根據(jù)74ls192的功能表的功能，將兩片74ls192連成十進(jìn)制計(jì)數(shù)器，是輸出的數(shù)字為從1到99，然后清零。用相應(yīng)電阻和電容以及555組成單諧振蕩器，和74ls192相連，根據(jù)74ls247的功能，分別將兩片74ls247連接到兩片74ls192的相應(yīng)端，然后將共陽極數(shù)碼管兩枚分別于兩片74ls247相連，中間加100歐電阻，先在草稿紙上繪制實(shí)現(xiàn)功能的草圖，經(jīng)過反復(fù)的修改論證，以期達(dá)到最理想的狀態(tài)。然后用multism軟件根據(jù)原先繪制的電路圖繪制各單元的相應(yīng)邏輯電路圖，進(jìn)行仿真。

3.用multism軟件根據(jù)原先繪制的電路圖繪制各單元的相應(yīng)邏輯電路圖后，進(jìn)行仿真，期間可能會出現(xiàn)不能正常實(shí)現(xiàn)原先所設(shè)定的功能，但經(jīng)過思考與修改，設(shè)計(jì)出能正常實(shí)現(xiàn)所要求的功能的電路圖，用multism進(jìn)行仿真，得出所要的結(jié)果。在各單元電路設(shè)計(jì)的基礎(chǔ)上，用multism軟件把各單元電路連接起來，繪制出符合軟件要求的系統(tǒng)整體邏輯電路圖。系統(tǒng)整體電路設(shè)計(jì)完成后，對系統(tǒng)整體進(jìn)行仿真，驗(yàn)證設(shè)計(jì)的正確性。

五、結(jié)論

針對學(xué)校實(shí)驗(yàn)設(shè)備配置和學(xué)生實(shí)際情況，并通過基于multisim虛擬課程設(shè)計(jì)教學(xué)方法，使學(xué)生對數(shù)電這門課有了更深的了解，鍛煉了學(xué)生的動手操作能力，以及把所學(xué)知識運(yùn)用到實(shí)際的生活當(dāng)中去的能力，并進(jìn)一步增強(qiáng)學(xué)自主性，充分激發(fā)和挖崛學(xué)生創(chuàng)新潛力。

參考文獻(xiàn)：

篇10

Abstract： The introduction of the new course is an art of teaching， the successful introduction of new course can quickly attract the attention of students， and it is a successful half of the class. According to the characteristics of the course of "digital circuit and logic design"， which is rich in content， theoretical abstraction， large span and strong practicality， this paper puts forward several specific new course introduction methods and applies them to the teaching process. Practice had proved that dull knowledge became lively and cheerful with these methods，and students took part in all discuss in classroom actively to improve the teaching and then successfully fulfill it.

P鍵詞：新課導(dǎo)入；數(shù)字電路與邏輯設(shè)計(jì)；教學(xué)

Key words： the introduction of the new course；digital circuit and logic design；the teaching

中圖分類號：G642.3 文獻(xiàn)標(biāo)識碼：A 文章編號：1006-4311（2017）11-0181-02

0 引言

《數(shù)字電路與邏輯設(shè)計(jì)》課程是測控技術(shù)與儀器、電子信息工程、電氣工程及自動化、計(jì)算機(jī)等專業(yè)的一門專業(yè)基礎(chǔ)課程。該課程詳細(xì)介紹了數(shù)字邏輯的基礎(chǔ)內(nèi)容、邏輯門電路、組合邏輯電路、鎖存器和觸發(fā)器、時(shí)序邏輯電路、脈沖波形的變換與產(chǎn)生、數(shù)模與模數(shù)轉(zhuǎn)換、存儲器和可編程邏輯器件[1]。該課程結(jié)合集成芯片，進(jìn)行系統(tǒng)而廣泛的描述，旨在培養(yǎng)學(xué)生了解和掌握典型數(shù)字集成電路的基本知識、使用方法和設(shè)計(jì)要點(diǎn)的基本技能。

該課程是許多專業(yè)的學(xué)生接觸的第一門與實(shí)際電子、電器緊密相關(guān)的一門課程，更是學(xué)生學(xué)習(xí)今后專業(yè)課的基礎(chǔ)。如何引導(dǎo)學(xué)生盡快入門，并且學(xué)好該課程，是教師需要認(rèn)真考慮的一個重要問題。本文重點(diǎn)從新課導(dǎo)入方法來闡明如何學(xué)好該課程，因?yàn)榱己玫拈_端是成功的一半。新課導(dǎo)入引人入勝，可以產(chǎn)生凝聚效應(yīng)，即凝聚學(xué)生的注意力、思想、情感，進(jìn)而對該課程產(chǎn)生學(xué)習(xí)興趣。本人根據(jù)教學(xué)經(jīng)驗(yàn)的積累，將多種實(shí)用的導(dǎo)入方法總結(jié)歸納，根據(jù)知識點(diǎn)的特點(diǎn)，采用不同的新課導(dǎo)入方式，以期達(dá)到最有效的教學(xué)效果。

1 新課導(dǎo)入方法

1.1 史料法導(dǎo)入

《數(shù)字電路與邏輯設(shè)計(jì)》課程比較枯燥，教師如果適時(shí)、合理地將與該課程有關(guān)的歷史人物或事件引入該課程，必將為枯燥的課程帶來幾分生動，同時(shí)激發(fā)學(xué)生的求知欲。如講授數(shù)字電路與數(shù)字信號基礎(chǔ)知識的時(shí)候，首先介紹電子技術(shù)的發(fā)展歷程，從1906年福雷斯特等發(fā)明電子管，到1948年肖克利等發(fā)明晶體管。從60年代初出現(xiàn)的只有4個邏輯門的小規(guī)模集成電路，到目前使用的超大規(guī)模集成電路。每當(dāng)電子器件有一次變革，電子技術(shù)就有一次突破性進(jìn)展。每當(dāng)電子器件發(fā)生變革的時(shí)候都伴隨著與歷史人物有關(guān)的有趣的小故事。通過歷史人物的故事，加深學(xué)生對電子器件的認(rèn)識。這樣，很容易激發(fā)學(xué)生的學(xué)習(xí)興趣，促使他們認(rèn)真地去學(xué)習(xí)各種電子器件，并且深深體會每種器件所代表的時(shí)代特征，為后續(xù)知識的學(xué)習(xí)奠定基礎(chǔ)。

1.2 溫故導(dǎo)入

溫故而知新是一種由已知向未知的導(dǎo)入方法，傳統(tǒng)、簡單、有效。通常以舊知識為鋪墊，采用提問的方式復(fù)習(xí)已學(xué)知識，找出已學(xué)知識與新知識相聯(lián)系的紐帶，自然地過渡到對新知識的學(xué)習(xí)。這樣既可以鞏固所學(xué)知識，又可以幫助學(xué)生全面認(rèn)識事物，提升學(xué)生的分析能力以及對知識的融匯貫通能力。比如講授二進(jìn)制數(shù)的算數(shù)運(yùn)算時(shí)，先在黑板上給出一個十進(jìn)制數(shù)，讓學(xué)生轉(zhuǎn)換成相應(yīng)的二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)，這樣不但復(fù)習(xí)了不同的數(shù)制，而且可以順利引入二進(jìn)制數(shù)的算數(shù)運(yùn)算。因?yàn)榧訌?qiáng)了學(xué)生對十進(jìn)制數(shù)到二進(jìn)制數(shù)之間的轉(zhuǎn)換之后，再來學(xué)進(jìn)制數(shù)的運(yùn)算就會事半功倍。

1.3 實(shí)例導(dǎo)入

實(shí)例導(dǎo)入即通過舉例子或者練習(xí)題來回憶舊知識，并且很自然地過渡到新知識。比如，在最小項(xiàng)和卡諾圖講解結(jié)束，將要講邏輯函數(shù)的卡諾圖化簡時(shí)。首先，給出一個邏輯函數(shù)表達(dá)式，接著提問學(xué)生“該表達(dá)式是不是最小項(xiàng)表達(dá)式？如果不是則寫出其最小項(xiàng)表達(dá)式的形式和最小項(xiàng)編號的形式”；然后，根據(jù)學(xué)生已經(jīng)寫好的最小項(xiàng)表達(dá)式填寫卡諾圖，這樣就通過一個例子將最小項(xiàng)和卡諾圖的相關(guān)知識回憶和應(yīng)用了一遍；最后，針對題目所給的邏輯函數(shù)表達(dá)式提問學(xué)生“該表達(dá)式是不是最簡的形式呢？若不是該如何化簡？”這時(shí)學(xué)生很自然地會用代數(shù)化簡法進(jìn)行化簡，化簡完成之后告訴學(xué)生代數(shù)化簡法的缺點(diǎn)并引出卡諾圖化簡法。即代數(shù)化簡法要求熟練掌握邏輯代數(shù)的基本定律，而且需要一些技巧，特別是經(jīng)代數(shù)法化簡后得到的邏輯表達(dá)式是否是最簡式較難掌握，這就給使用代數(shù)化簡法帶來一定的困難，使用卡諾圖化簡法可以比較簡單而直觀地得到最簡邏輯表達(dá)式。那么，這個時(shí)候?qū)W生自然會被卡諾圖化簡法所吸引，順理成章進(jìn)入新課程。

再比如，當(dāng)講解到編碼器時(shí)，在講解之前先舉一個大家很熟悉的例子，即每個學(xué)生都有一個學(xué)號，名字可以重名，但是學(xué)號是唯一的，這就是用十進(jìn)制數(shù)將學(xué)生進(jìn)行了編碼。緊接著提出“在數(shù)字電路里面，什么是編碼呢？”帶著該問題引入到新課的學(xué)習(xí)中。

以實(shí)例為橋梁導(dǎo)入新課的方法有很多種方式，都是通過舉例吸引學(xué)生注意力，并且強(qiáng)化學(xué)生對理論知識的運(yùn)用，使師生之間更容易產(chǎn)生互動。

1.4 對比導(dǎo)入

所謂對比導(dǎo)入就是根據(jù)新舊知識的關(guān)聯(lián)點(diǎn)、異同點(diǎn)，采用正反對比的方式導(dǎo)入新課。《數(shù)字電路與邏輯設(shè)計(jì)》課程中功能相反、思路相反的例子很多。組合邏輯電路的分析與設(shè)計(jì)、時(shí)序邏輯電路的分析與設(shè)計(jì)、編碼器與譯碼器等等。在講授這些內(nèi)容時(shí)，應(yīng)用對比法導(dǎo)人可以使學(xué)生加深對所學(xué)知識的理解與掌握。

比如，組合邏輯電路的分析講解結(jié)束，將要講組合邏輯電路的設(shè)計(jì)時(shí)。首先，回顧組合邏輯電路的分析，即已知條件是邏輯電路，待求條件是邏輯功能；然后，緊跟著提問學(xué)生“如果反過來，即已知條件是邏輯功能，待求條件是邏輯電路，又該如何解決呢？”由此過渡到新課，即組合邏輯電路的設(shè)計(jì)。同樣，同步時(shí)序邏輯電路的分析講解結(jié)束之后，依然采用對比導(dǎo)入方式引出并講解同步時(shí)序邏輯電路的設(shè)計(jì)。

又比如，在講授譯碼器時(shí)，通過回顧編碼器的工作過程對比引入譯碼器的工作過程。即先列出三位二進(jìn)制編碼器的編碼表，然后說明譯碼器和編碼器的工作過程相反，編碼器是將某種信號或十進(jìn)制數(shù)碼（輸入）編成二進(jìn)制代碼（輸出），譯碼器則是將二進(jìn)制碼（輸入）按其編碼時(shí)的原意譯成對應(yīng)的信號或十進(jìn)制數(shù)碼（輸出），從而很容易列出三位二進(jìn)制譯碼器的狀態(tài)表。這樣，通過對比的方式回顧并學(xué)習(xí)了編碼器的知識和譯碼器的狀態(tài)表之后，再介紹譯碼器的其余知識就會很容易，學(xué)生也會很好地區(qū)別和理解編碼器及譯碼器。同樣，數(shù)據(jù)分配器和數(shù)據(jù)選擇器、數(shù)～模轉(zhuǎn)換器和?！珨?shù)轉(zhuǎn)換器、鎖存器和觸發(fā)器等很多內(nèi)容的講解都可以采用對比的方式。

1.5 實(shí)物導(dǎo)入

《數(shù)字電路與邏輯設(shè)計(jì)》課程是一門應(yīng)用性、實(shí)用性都很強(qiáng)的課程，如果教師能恰當(dāng)?shù)剡x擇一些與講課內(nèi)容密切相關(guān)又符合學(xué)生認(rèn)知能力的電子小產(chǎn)品來導(dǎo)入新課，也不失為一種引發(fā)學(xué)生興趣，培養(yǎng)解決實(shí)際問題的好方法。在講組合邏輯電路設(shè)計(jì)時(shí)，筆者以“設(shè)計(jì)好的一個切實(shí)可行的表決器”為例導(dǎo)入新課，告訴學(xué)生們學(xué)完今天的內(nèi)容，你就會做表決器，甚至更復(fù)雜的電子產(chǎn)品。這樣理論和實(shí)際一下子聯(lián)系起來了，學(xué)生們也一下子來了精神。此時(shí)，教師適時(shí)提問“實(shí)際中的表決器有什么特點(diǎn)？它屬于什么電路？怎樣實(shí)現(xiàn)呢？”這樣因勢利導(dǎo)地切入正題引入這節(jié)課要講的內(nèi)容。教師要善于引用學(xué)生熟悉的現(xiàn)象、事例來導(dǎo)入新課，使學(xué)生有一種親切感和實(shí)用感，從而激發(fā)學(xué)生興趣，讓學(xué)生真正感受到學(xué)習(xí)了此課程我就可以做什么。

再比如，在講授典型的時(shí)序邏輯電路的時(shí)候，將已經(jīng)設(shè)計(jì)好的計(jì)數(shù)器帶入教室，讓學(xué)生們先了解一下其功能，以及現(xiàn)實(shí)生活中經(jīng)常用到計(jì)數(shù)器的地方，加強(qiáng)理論與實(shí)際的聯(lián)系；然后通過提問學(xué)生“計(jì)數(shù)器的電路是如何來設(shè)計(jì)的？怎樣實(shí)現(xiàn)呢？”這樣不僅可以有效地吸引學(xué)生注意力，而且很自然地過渡到新知識的講解。需要實(shí)物導(dǎo)入的地方很多，再比如單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器、多諧振蕩器等的講解都可以采用實(shí)物導(dǎo)入的方式，通過實(shí)物加深學(xué)生對理論知識的理解與鞏固，提升學(xué)生的感性認(rèn)識，從而使枯燥的課堂變得活躍、充滿學(xué)習(xí)熱情。

2 結(jié)束語

新課導(dǎo)入是課堂教學(xué)中一個必不可少的環(huán)節(jié)，是教師引導(dǎo)學(xué)生參與學(xué)習(xí)的過程和手段，也是教師必備的一項(xiàng)基本的教學(xué)技能，有效的課堂導(dǎo)入可以充分體現(xiàn)學(xué)生的主體地位和教師的主導(dǎo)作用。通過上述方法的實(shí)踐證明：一些成功的、高效的新課導(dǎo)入可以開啟學(xué)生的思維，提高教W質(zhì)量，為學(xué)生后續(xù)專業(yè)課的學(xué)習(xí)奠定良好的基礎(chǔ)。

參考文獻(xiàn)：

[1]白彥霞，張秋菊.數(shù)字電子技術(shù)基礎(chǔ)[M].北京：北京郵電大學(xué)出版社，2009.